PAT-NO: JP361296472A

DOCUMENT-IDENTIFIER: JP 61296472 A

TITLE: BUFFER MEMORY DEVICE

----- KWIC -----

Abstract Text - FPAR (2):

CONSTITUTION: The buffer memory device 4 is connected to a scalar processor 3, a vector processor 2 and a main memory device 14 and constituted of a buffer storing means 13, an area holding circuit 7, an area comparing circuit 10, etc. A control circuit 11 in the device 4 controls so that block data read out from the device 14 by a succeeding scalar loading instruction sent into a vector storing area during the invalidating processing of the means 13 is registered in the means 13. When the same address is accessed again by the succeeding scalar loading request during the invalidating processing, an intra- area access signal is invalidated through the area comparing circuit 10 and an intra-area access signal invalidating means 9. Consequently, valid data can be rapidly registered in the means 13 and the data access time based upon the succeeding scalar loading request can be

shortened.

THIS PAGE BLANK (USPTO)

03/10/2004, EAST Version: 1.4.1

19日本国特許庁(JP)

⑩特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 昭61-296472

@Int\_Cl\_4

識別記号

庁内整理番号

③公開 昭和61年(1986)12月27日

G 06 F 15/347 12/08 C-7056-5B L-8219-5B

L = 8219 - 5BU = 8219 - 5B

審査請求 未請求 発明の数 1 (全7頁)

### ❷発明の名称 緩衝記憶装置

②特 願 昭60-138402

**20出 願 昭60(1985)6月25日** 

 東京都港区芝5丁目33番1号 日本電気株式会社内

印出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 井ノ口 壽

明 細 :

発明の名称
 緩衝記憶装置

### 2. 特許請求の範囲

スカラ命令を処理するスカラ処理装置とベクト ル命令を処理するペクトル処理装置、ならびに主 記憶装置にそれぞれ接続され、前配各装置ととも に動作する環衛記憶装置であつて、前記主記憶装 俗に記憶されたデータの一部の写しをブロック単 位で記憶するための侵衝記憶手段と、前記スカラ 処理装置からのスカラロード/ストア要求および 前記要求に伴つて送られてくる主記憶アドレス情 報、まだはペクトル処理装置からのペクトルロー ドノストア要求、ならびに前記要求に伴つて送ら れてくる記憶アドレス情報を受取るためのリクエ スト受付け回路と、前記級衝記憶手段に記憶され た複数のプロックデータに対応する主記憶プロッ クアドレス情報、および前記プロックデータが有 効であるか否かを表示する有効表示情報を記憶す るためのタグ記憶手段と、前記ペクトルストア要

水に応答して前記要水に伴つて送られてくるペク トルストアアドレス情報に対応する前記主記憶装 置上のプロックデータが前記緩衝記憶手段に記憶 されている場合に、前記プロツクデータを無効化 する無効化アドレス情報を生成するための無効化 アドレス生成回路と、前記ペクトルストア要求に 応答して前記ペクトルストア要求の開始アドレス 情報および終了ナドレス情報、ならびに前記両ア ドレス情報の有効性を表示する領域有効表示ビッ トとともにベクトルストア領域として前記情報を 保持するための領域保持回路と、前記リクエスト 受付け回路に受付けられた前記ペクトルストア数 水に後続するスカラロード要求に応答して、前記 要求に伴つて送られてくる主記憶アドレス情報と 前記領域保持回路の出力とを比較し、前記主記憶 アドレス情報が前記ペクトルストア領域の内部に あつた場合には領域内アクセス信号を出力するた めの領域比較回路と、前記リクエスト受付け回路 からのスカラロード/ストア要求に伴つて送られ てきた主記憶アドレス情報の一部と、前記メグ記 PAT-NO: JP402085960A

DOCUMENT-IDENTIFIER: JP 02085960 A

TITLE: INFORMATION PROCESSING

SYSTEM

----- KWIC -----

Abstract Text - FPAR (2):

CONSTITUTION: An area detection circuit 12, when receiving a scalar load command, compares a scalar load address sent with the command with the output 105 of a vector store address area register circuit 7 and the output 119 of an area address reception circuit 15 which holds a vector store area address corresponding to the vector store operation of another information processor sent from another information processor via a bus 120. And it is compared whether or not the scalar load address is included in a vector store address area, and the area detecting signal is sent to a nullification circuit 19 via a bus 107 when it is included in the area, and the processing of a tag registration nullification circuit 11 is cancelled by the output of the nullification circuit 19, and also, all the tags of a tag memory circuit 8 are

nullified by controlling a tag control circuit 9. In such a way, it is possible to improve the efficiency of a vector store processing.

19日本国特許庁(JP)

① 特許出願公開

# @ 公 開 特 許 公 報 (A) 平2-85960

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)3月27日

G 06 F 15/347

C 7050-5B A 7050-5B

審査請求 未請求 請求項の数 2 (全13頁)

図発明の名称 情報処理システム

②特 願 昭63-236565

@出 願 昭63(1988)9月22日

⑩発 明 者 西 村 弘 行 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑩代 理 人 弁理士 芦 田 坦 外 2 名

明 钿 眥

1. 危明の名称 情報処理システム

#### 2. 特許請求の範囲

1. 主記憶装置と、該主記憶装置を共用する複数の情報処理装置からなる情報処理システムにおいて、

前記主記憶装置との間で少なくとも一つのデーク送受信パスを持ち、該主記憶装置に記憶されたベクトル要素データをアクセスする少なくとも一つのベクトル演算処理手段と、

前記主記憶袋置との間でデータの送受信パスを 持つスカラ演算処理手段と、

プログラム命令に従って前記ベクトル演算処理 手段またはスカラ演算処理手段に対してベクトル データまたはスカラデータのロード/ストア動作 指令を出す指令手段と、

前記主記憶装置との間でデータ送受信バスを持

扱バッファメモリ手段の格納プロックデータに対応する前記主記憶装置のプロックアドレス情報を扱プロックアドレス情報の有効/無効を表示するパリッドピットと共に登録するタグ記憶手段と、

渡夕グ記憶手段にブロックアドレス情報の新規登録または登録アドレスの無効化処理を制御する クグ制御手段と、

前記指令手段からのベクトルデータストア動作指令に応答し、彼ベクトルデークストア動作指令に伴なって発生される複数のベクトル要素に対する夫々のストアアドレスが前記タグ記憶手段に登録されているか否かをチェックし、登録されている場合には前記タグ糾弾手段に登録アドレスの無効化を指示するタグ無効化指示手段と、

前記ベクトルストア動作指令に対応して、前記 主記位装置上のストア開始アドレスとストア終了 アドレスをアドレス領域として出力するベクトル ストアアドレス手段と、 PAT-NO: JP402110668A

DOCUMENT-IDENTIFIER: JP 02110668 A

TITLE: BUFFER STORAGE

CONTROLLER

----- KWIC -----

Abstract Text - FPAR (1):

PURPOSE: To improve the hit ratio of cache by checking whether or not an access address exists within a vector store area, and simultaneously comparing the low-order bits of the access address and a base address.

# Abstract Text - FPAR (2):

CONSTITUTION: A bit comparator 5 compares the bits lower than the bit position of reading 1 detected by a reading 1 detection circuit 4 of the base address and the access address in bit to bit, and a data width comparator 6 compares the corresponding bits of the low-order bits of the access address A and the base address B corresponding to the data width of data designated by the access address and that of vector data of a vector store instruction. An area check circuit 8 checks whether or not the

access address A exists within
the vector store area, and a comparison result
is supplied to an inarea
coincidence/ noncoincidence judging circuit 7
with the comparison results of
the comparators 5 and 6, and it is judged
whether or not the access address A
coincides with a flash address in a designated
area.

### ⑩ 日本国特許庁(JP)

① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平2-110668

®Int. Cl. 3 G 06 F 15/347 識別配号 庁内整理番号

❸公開 平成2年(1990)4月23日

12/08 15/347

7050-5B A U 7010-5B Č 7050-5B

審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

包出

顋 人 パツフア記憶制御装置

②特 顧 昭63-263481

29出 頭 昭63(1988)10月19日

個発 明 者 神 谷 靖

東京都港区芝5丁目33番1号 日本電気株式会社内

@発 明 者 依  $\blacksquare$  克 2 山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

社内

②出 顧 人 日本電気株式会社

甲府日本電気株式会社

山梨県甲府市丸の内1丁目17番14号

東京都港区芝5丁目33番1号

倒代 理 弁理士 柳 川

вД

### 1. 発明の名称

バッファ記憶制御装置

#### 2.特許請求の範囲

(1) ベクトルデータが予め定められたベクト ル要素間距離をもって格納されたベクトルストア 領域を有するパッファ記憶装置を制御するパップ ア記憶制御装置であって、前記ベクトル要素問距 誰であるディスタンスの下位ピット例から最初に "1"が存在するピット位置を検出する手段と、 この検出されたビット位置よりも下位ビットにつ いて、前記ペクトルストア領域の開始アドレスで あるベースアドレスとアクセスアドレスとをビッ ト対応に比較するビット比較手段と、前記アクセ スアドレスで指定されるデータのデータ幅及びベ プトルストア命令のベクトルデータのデータ幅に 応じた前記下位ピットについて、前記アクセスア ドレスと前記ペースアドレスとの一致を判断する データ幅比較手段と、前記アクセスアドレスが前

記べクトルストア領域内が否かをチェックする領 娘チェック手段とを有し、前記ピット比較手段、 前記データ幅比較手段及び前記領域チェック手段 の各判定結果を用いてアクセス即止の判断をなす ようにしたことを特徴とするバッファ記憶制御装

#### 3. 発明の詳細な説明

#### 技術分野

本売明はバッファ記憶制御装置に関し、特にベ クトルデータが予め定められたベクトル要素問距 腥をもって格納されたベクトルストア領域を有す るバッファ記憶装置を制御するバッファ記憶制御 装置に関する。

#### **従来技術**

バッファ記憶制御装置であるキャッシュメモリ に登録されているブロックデータを無効にするい わゆるキャッシュフラッシュ処理においては、ア クセスアドレスがベクトルストア領域内のアドレ スか否かをチェックする領域内チェックが必要で 86:

PAT-NO: JP409034878A

DOCUMENT-IDENTIFIER: JP 09034878 A

TITLE: VECTOR REGISTER SYSTEM

----- KWIC -----

## Abstract Text - FPAR (2):

SOLUTION: Start address registers 220, 420, 620, 820 storing an address in a main storage for data in each vector register and end address registers 230, 430, 630, 830, and stride registers 240, 440, 640, 840 are prepared. When a vector load is newly developed, a head address, an end address of the loaded data and an address interval are compared with those of the start address register, the end address register, and the slide register and when they are coincident, data are transferred between vector registers in place of loading from the main storage. Thus, data to be accessed with high possibility are loaded to a proper vector register in advance to pre-fetch a vector load.

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-34878

(43)公開日 平成9年(1997)2月7日

(51) Int.Cl.\*

(21)出願番号

識別記号

特願平7-182428

庁内整理番号

FΙ

技術表示箇所

G06F 17/16

G06F 15/347

(71)出顧人 000005108

D

#### 審査請求 未請求 請求項の数10 OL (全 9 頁)

(22)出顧日	平成7年(1995)7月19日		株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
		(72)発明者	助川 直伸
			東京都国分寺市東茲ケ窪1丁目280番地
_			株式会社日立製作所中央研究所内
•		(72)発明者	玉置 由子
		ĺ	東京都国分寺市東恋ケ窪1丁目280番地
			株式会社日立製作所中央研究所内

(72)発明者 伊藤 昌尚 東京都国分寺市東恋ケ寝1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男


#### (54) 【発明の名称】 ペクトルレジスタ方式

## (57)【要約】

【目的】ベクトル計算機の性能向上をはかる。

【構成】ベクトルレジスタ毎に、そのベクトルレジスタ中のデータの主記憶上のアドレスを記録する開始番地レジスタ220、420、620、820、終了番地レジスタ230、430、630、830、ストライドレジスタ240、440、640、840を用意する。新たにベクトルロードが発生した際に、ロードするデータの先頭アドレス、末尾アドレス、アドレス間隔と、開始番地レジスタ、終了番地レジスタ、ストライドレジスタとの値を比較し、一致している場合には主記憶からのロードの代わりにベクトルレジスタ間転送を行う。

【効果】アクセスする可能性の高いデータを、あらかじめ適当なベクトルレジスタにロードしておくことでベクトルロードをプリフェッチできる。



03/10/2004, EAST Version: 1.4.1

PAT-NO: JP02001195389A

DOCUMENT-IDENTIFIER: JP 2001195389 A

TITLE: BOUNDARY EXECUTION

CONTROLLER AND BOUNDARY CONTROL METHOD

----- KWIC -----

Abstract Text - FPAR (1):

PROBLEM TO BE SOLVED: To attain the boundary control to plural vector store instructions with the minimum capacity of HW (hardware).

Abstract Text - FPAR (2):

SOLUTION: At a boundary control part 21, the end address of a vector store request under execution is calculated and the addresses of start and end points of a boundary section of the vector store request are registered. At the same time, the start address of the subsequent vector store request is compared with the registered start point address and also the end address of the said store request is compared with the registered end point address respectively. Then the registered addresses are changed and the address of the subsequent scalar

load request is compared with the addresses of start and end points of the registered boundary section. Then the output destination of the said scalar load request is indicated to a memory request control part 2 to output with control the scalar load request to a cache memory 3 or a main storage part 4. Thus, a scalar load instruction can be carried out during execution of plural vector store instructions.

### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-195389 (P2001-195389A)

(43)公開日 平成13年7月19日(2001.7.19)

(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコード(参考)
G06F 17/16		G 0 6 F 9/34	320B 5B033
9/34	3 2 0	15/347	A 5B056

### 審査請求 有 請求項の数12 OL (全 12 頁)


(21)出願番号	特願2000-4318(P2000-4318)	(71) 出顧人 000004237
	•	日本電気株式会社
(22)出顧日	平成12年1月13日(2000.1.13)	東京都港区芝五丁目7番1号
		(72)発明者 ▲高▼山 浩一
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 100097113
:-		弁理士 堀 城之
		Fターム(参考) 5B033 AA07 DA05 DB02 DB12 DC02
		5B056 AA01 AA04 EE06

### (54) 【発明の名称】 パウンダリ実行制御装置及びパウンダリ制御方法

### (57)【要約】

【課題】 最小のHW (ハードウェア) 量で複数のベクトルストア命令に対するバウンダリ制御を行うことができるようにする。

【解決手段】 バウンダリ制御部21により、実行中のベクトルストアリクエストの終了アドレスを算出し、ベクトルストアリクエストのバウンダリ区間の始点及び終点のアドレスを登録するとともに、後続のベクトルストアリクエストの開始アドレスと登録した始点のアドレスとの比較を行い、登録したアドレスの変更を行ったり、後続のスカラロードリクエストのアドレスと登録したがウンダリ区間の始点及び終点のアドレスとを比較し、メモリリクエスト制御部2に対し後続のスカラロードリクエストの出力先を指示することで、スカラロードリクエストの出力先を指示することで、スカラロードリクエストをキャッシュメモリ3又は主記憶部4の何れかに出力制御し、複数のベクトルストア命令実行中にスカラロード命令を実行可能とするようにする。



03/10/2004, EAST Version: 1.4.1

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平1-222375

®Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)9月5日

G 06 F 15/347

C-7056-5B

審査請求 未請求 請求項の数 1 (全7頁)

会発明の名称 緩衝記憶装置

②特 願 昭63-49021

②出 願 昭63(1988) 3月1日

@発明者 神谷 靖彰

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩発 明 者 依 田 克 巳

山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会

社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑪出 願 人 甲府日本電気株式会社

山梨県甲府市丸の内1丁目17番14号

70代理人 弁理士内原 晋

明細 自

1.発明の名称

緩衝記憶装置

2.特許請求の範囲

スカラ命令を処理するスカラ処理装置、ベクトル命令を処理するベクトル処理装置ならびに主記 憶装置にそれぞれ接続され、前記各装置とともに 動作する緩衝記憶装置であって、

前記主記憶装置と前記スカラ処理装置の間にあり、前記主記憶装置にあるデータの一部の写しをブロック単位で記憶し、該ブロックのブロックアドレスと、該ブロックの有効を表示する有効ビットを持つ級衝記憶手段と、

前記ベクトル処理装置からのベクトルストア要求に応答して、前記ベクトルストア要求とともに送られて来るベクトルストアアドレス情報に基づき、前記越衝記セ手段に記憶されている有効ビットを無効にする無効化処理のための無効化アドレスを作成し、該アドレスに基づき無効化処理を行なう無効化処理手段と、

前記領域チェック手段において領域一致と判定された主記位アドレス情報の一部を前記無効化処理期間中、前記主記位アドレス情報の一部の有効を表示するVピットとともに保持し、前記スカラロード要求に後続するスカラロード要求に後続するスカラロード要求に後続するスカラロード要求に接続するスカラロード要求に接続するスカラロード要求に接続するスカラロード要求に接続するスカラロード要求に接続するスカラロードを表している。

PAT-NO: JP401222375A

DOCUMENT-IDENTIFIER: JP 01222375 A

TITLE: BUFFER STORAGE DEVICE

----- KWIC -----

Abstract Text - FPAR (2):

CONSTITUTION: When the scalar load request is outputted from a scalar processing device 2 during the nullification processing of the buffer storing means 8, if main storage address information sent together with the scalar load request is in the vector store area of the nullification processing, a block load request is sent again for the main storage device 3, and the block data read out by the block load request is registered in the buffer storing means 8. Simultaneously with it, the block address of the block data to be registered is stored, and if the main storage address of the scalar load request succeeding during the nullification processing is access to the same block address, an area coincidence signal sent from an area checking means 6 is nullified by an address coincidence signal from an address checking means 7. Thus, time required for data access due to the succeeding scalar load request can be shortened.